#turing-complete #gate #logic #algorithm #nand #layer #nor

logicgate

Implementation of logic gates with NAND gates as the underlying layer Turing Complete

5 unstable releases

0.3.2 Feb 21, 2024
0.2.2 Feb 19, 2024
0.2.1 Feb 18, 2024
0.2.0 Feb 17, 2024
0.1.0 Feb 17, 2024

#710 in Algorithms

MIT license

21KB
296 lines

LogicGate

crates.ioVersion Matrix 所有的逻辑门均以与非门为基础构件

Gates

  1. Nand 与非门
  2. Not 非门
  3. Or 或门
  4. Nor 或非门
  5. And 与门
  6. HighLevel 高电平
  7. LowLeval 低电平
  8. Xor 异或门
  9. ThreeAnd 三路与门
  10. ThreeOr 三路或门
  11. Xnor 同或门
  12. DelayLine 延迟线
  13. HalfAdder 半加器
  14. FullAdder 全加器
  15. Switch 一位开关
  16. EightSwitch 八位开关
  17. EightBitSplitter 八位分线器
  18. EightBitMux 八位集线器
  19. EightBitAdder 八位加法器
  20. EightBixNot 八位非
  21. EightBitOr 八位或
  22. DataSelector 八位数据选择器

No runtime deps